### (19) 世界知的所有権機関 国際事務局



# 

## (43) 国際公開日 2003 年3 月27 日 (27.03.2003)

### **PCT**

## (10) 国際公開番号 WO 03/026116 A1

(51) 国際特許分類7:

\_\_\_\_

(21) 国際出願番号:

PCT/JP02/09064

H02M 3/28

(22) 国際出願日:

2002年9月5日(05.09.2002)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2001-276279 2001年9月12日(12.09.2001)

(71) 出願人 (米国を除く全ての指定国について): 松下電器産業株式会社 (MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.) [JP/JP]; 〒571-8501 大阪府門真市大字門真1006番地 Osaka (JP).

- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 石井 卓也 (ISHII,Takuya) [JP/JP]; 〒 564-0063 大阪府 吹田市 江坂町 2-3 O-5 Osaka (JP). 長潟 信義 (NAGA-GATA,Nobuyoshi) [JP/JP]; 〒 614-8331 京都府 八幡市 橋本意足 3 2-7 Kyoto (JP). 齊藤 浩 (SAITO,Hiroshi) [JP/JP]; 〒 144-0046 東京都 大田区 東六郷 3-1-1-8 1 5 Tokyo (JP).
- (74) 代理人: 東島 隆治 (HIGASHIMA, Takaharu); 〒530-0001 大阪府 大阪市 北区梅田3丁目2-1 4大弘ビル 東島特許事務所 Osaka (JP).
- (81) 指定国 (国内): CN, US.
- (84) 指定国 (広域): ヨーロッパ特許 (DE, FR, GB).


添付公開書類:

— 国際調査報告書

/続葉有]

(54) Title: MULTI-OUTPUT DC-DC CONVERTER

(54) 発明の名称: 多出力 DC-DC コンパータ



(57) Abstract: A multi-output DC-DC converter for supplying a regulated DC voltage to loads with high efficiency by a structure of a small number of components, comprising a first main switch (21) one end of which is connected to the cathode of an input DC power supply (1), first rectifier means (51) and first smoothing means (61) both connected to the other end of the first main switch (21), a second main switch (22) one end of which is connected to the anode of the input DC power supply (1), second rectifier means (52) and second smoothing means (62) both connected to the other end of the second main switch (22), an inductor (31) connected between the other end of the first main switch (21) and the other end of the second main switch (22), and a control circuit (81) for driving the switches at a predetermined on-off period ratio.

/続葉有/

/026116 AJ

#### - 補正書・説明書

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

#### (57) 要約:

少ない部品点数で高効率に複数の負荷に制御された直 流電圧を供給するために、本発明の多出力DC-DCコ ンバータは、入力直流電源1の負極に一端が接続された 第1の主スイッチ21の他端 1 の主スイッチ 2 1 と、 に接続された第1の整流手段51と第1の平滑手段61 入力直流電源1の正極に一端が接続された第2の主 2の他端に接続さ 2の主スイッチ2 第 れた第2の整流手段52と第2の平滑手段6 2 と、 の主スイッチ21の他端と第2の主スイッチ22の他端 各スイッチを所 との間に接続されたインダクタ3 1と、 定のオンオフ期間比で駆動する制御回路81とから構成 されている。

1

### 明 細 書

# 多出カDC-DCコンバータ

### 技術分野

本発明は各種電子機器、例えば携帯機器に搭載される液晶パネル等の駆動用電源に用いられ、バッテリ等の直流電圧が入力されて複数の負荷に負電圧を含む制御された直流電圧を供給する多出力DC-DCコンバータに関する。

## 背景技術

直流電圧が入力されて複数の負荷に制御された直流で電に開御される多出力 D C ー D C ー D C ー D C ー D C ー D C ー D C ー D C ー D C ー D C ー D C ー D C ー D C ー D C ー D C ー D C ー D C ー D M に搭載される 液晶 パネルの駆 助 T で ックを B 出力 D C ー D C ー D に おいっと B に I ー D C ー D C スカ 直流で アックを B 1 ー D C ー D C スカ 直流で アックを D C スカ 声 E E E I と U ー A 3 ル ド ライブ 用電 E E V の出力 で ススドライが出力を T E E V の出力 で エ 2 ー 1 3 ル ド ライブ 用電 E C V の出力 電 E E V の は t 2 = 1 3 が M C S F E T からなる第1の主スイッチ 1 0 2、第1の

BNSDOCID: <WO\_\_\_\_03026116A1\_I\_>

ンダクタ103、第1の出力ダイオード105及び第1 の出力コンデンサ106が設けられている。第1のコン バータ100により、第1の出力コンデンサ106から 第1の負荷107へ第1の出力電圧Vout1を出力す る昇圧コンバータが構成されている。第1の制御回路1 0 8 は第1の出力電圧Vout1を制御するために、 - 1 の-主スイッチ 1 0 2 のオンオフルを…調整する。第2の コンバータ200には、NチャネルMOSFETからな る 第 2 の 主 ス イ ッ チ 2 0 2 、 第 2 の イ ン ダ ク タ 2 2 の出力ダイオード205及び第2の出力コンデンサ 2 0 6 が設けられている。この第 2 のコンバータ 2 0 0 により、第2の出力コンデンサ206から第2の負荷2 7 へ第 2 の出力電圧Vout 2 を出力する昇圧コンバ ー 夕 が 構 成 さ れ て い る 。 第 2 の 制 御 回 路 2 0 8 は 第 2 の 出力電圧Vout2を制御するように、第2の主スイッ 2 0 2 のオンオフ比を調整する。第 3 のコンバータ 3 0には、第2の出力電圧Vout2が入力され、第1 のスイッチ301、第2のスイッチ302、コンデンサ 第 1 の ダイオード 3 0 4 、 第 2 のダイオード 3 及び第3の出力コンデンサ306が設けられている。 この第3のコンバータ300により、第3の出力コンデ ンサ306から第3の負荷307へ第3の出力電圧Vo t 3 を出力する反転型スイッチトキャパシタが構成さ れている。第3の制御回路308は第1のスイッチ30 1 と第2のスイッチ302を交互にオンオフ制御する。

以下に図13に示す従来の多出力DC-DCコンバー タの動作を簡単に説明する。まず第1のコンバータ10 0 は、第 1 の主スイッチ 1 0 2 がオン状態の時、入力直 流電圧Eiは第1のインダクタ103に印加される。こ の時、第1のインダクタ103に電流が流れ、磁気エネ ルギーが蓄えられる。次に第1の主スイッチ102がオ フ状態になると、第1のインダクタ103に蓄えられた 磁気エネルギーは、第1の出力ダイオード105を介し て第1の出カコンデンサ106を充電する電流として放 出される。第1の主スイッチ102が一定の周期でオン オフ動作しているものとすると、1周期ごとに第1のイ ンダクタ103を介して出力されるエネルギーは、第1 の主スイッチ102のオン期間が長いほど大きくなる。 従って、第1の出力電圧Vout1は第1の主スイッチ 02のオン期間が長いほど高くなる。即ち、第1の出 力電圧Vout1は、第1の制御回路108が第1の主 スイッチ102のオンオフ期間比を調整することにより 制御される。同様に、第2のコンバータ200は、 回路208が第2の主スイッチ202のオンオフ期間比 を調整することにより、第2のインダクタ203に蓄積 された磁気エネルギーが第2の出力ダイオード205を 介して第2の出力コンデンサ206を充電する電流とし て放出される。この磁気エネルギーの放出量が調整され ることにより、第2の出力電圧Vout2は制御される。 第3のコンバータ300において、第1のスイッチ3

0 1 がオン状態の時に、第 2 の出力電圧 V o u t が第 2 のダイオード 3 0 5 を介してコンデンサ 3 0 3 を充電する。そして、第 2 のスイッチ 3 0 2 がオン状態の時に、コンデンサ 3 0 3 のエネルギーが第 1 のダイオード 3 0 4 を介して第 3 の出力コンデンサ 3 0 6 を充電することにより、第 2 の出力電圧 V o u t 2 を負側に反転した第 3 の出力電圧 V o u t 2 を負側に反転 3 の出力電圧 V o u t 3 が出力される。

上 記 の よ う な 構 成 に お い て は 、 3 種 類 の 異 な る 電 圧 を 出力するために、3つのコンバータが必要である。しか 携帯機器においては、小型・軽量化のために、たと え1点でも部品点数を少なくすることが要求されている。 複数の出力を少ない部品点数で制御する手段として、例 えば日本の特公平7-40785号公報に記載された技 術がある。図14は特公平7-40785号公報の第1 図 に 開 示 さ れ た 3 つ の 出 力 を 有 す る 昇 圧 コ ン バ ー タ の 回 路図である。図14において、インダクタLはスイッチ 1 が接点1に接する期間に入力直流電源V11からの 磁気エネルギーが蓄積される。スイッチS1が接点2に 接する期間に磁気エネルギーが出力側へ放出される。そ の時、スイッチS2によって磁気エネルギーが各出力に 分配される。特公平7-40785号公報に開示された 発明には、スイッチS2が各接点に接するオン期間を制 御 し て 各 出 力 の 電 圧 を 安 定 化 さ せ る と と も に 、 ス イ ッ チ S 1 を全負荷に過不足なく給電するよう制御する方法が示 されている。

特公平7-40785号公報では、スイッチS1が接 点2に接する期間(主スイッチのオフ期間)を時分割し てスイッチS2の接点が切換わる方式であった。この従 来技術と回路構成は異なるが同様の技術思想に基づく構 成により、異なる制御方法の発明が知られている。例え ば、米国特許第5,400,239号明細書には出力数 Nの絶縁型フライバックコンバータが開示されている。 この絶縁型フライバックコンバータは、トランスの1つ の出力巻線にスイッチS2に相当するスイッチを介して N個の整流平滑回路が接続されている。そして、主スイ ッチのスイッチング周波数をN分割して、各出力の制御 に割当てるものである。即ち、この絶縁型フライバック コンバータは、図14に示した構成に置きかえると、ス イッチS2がN分の1のスイッチング周波数で切換わり、 各スイッチング周期ごとにスイッチS1のオン期間が調 整されて各出力電圧が制御されている。

また、米国特許第5,751,139号明細書には、1つのインダクタで多出力の非絶縁型 D C ー D C コンババータが開示されてる。この非絶縁型 D C ー D C コンババータにおいてなったいとの # にはを 世 D C コンバーで 20 まんに で 20 で 20 で 3 で 3 で 3 で 3 で 4 に で 3 で 3 で 4 に で 3 で 4 に で 3 で 4 に で 3 で 4 に で 3 で 4 に で 3 で 4 に で 4 に を 選 択 し で 4 に は 上 限 閾値に 達 すると 次 の 順 位 の 出力 を 選択 して 4 換 わるよう 構成されている。

グ損失の発生が問題となっていた。任意の負電位の出力電圧を得る方法として、反転コンバータを設けることが考えられるが、反転型スイッチトキャパシタで使用されたコンデンサの代わりに、インダクタが必要となる。このようなインダクタはコンバータの構成要素の中で体積の大きな部品であり、装置の小型・軽量化にとって障害となっていた。

本発明は、入力電圧と同極性で昇圧された電圧または極性の異なる電圧を複数出力することができる単一のDC-DCコンバータ、即ち1個のインダクタで複数の出力を制御することができる多出力DC-DCコンバータを提供するものである。

#### 発明の開示

上記目的を達成するために、本発明の多出力DC-DCコンバータは、

1 つのインダクタと、

入力電圧を出力する入力直流電源と、

オン状態と第 1 のオフ状態と第 2 のオフ状態とを有し、前記オン状態の時に前記インダクタに前記入力電圧を印加する主スイッチ回路と、

前記インダクタの一端に接続されて、前記第1のオフ状態の時に前記インダクタに発生する電圧を整流平滑し、

前記入力電圧を昇圧した昇圧出力電圧を出力する昇圧用整流平滑回路と、

前記インダクタの他端に接続されて、前記第2の沿行し、 が態の時に前記インタに発生する電圧を整流力を整出力を を発生するもにに対す成で を見備するのははるかにに対する を見備するが、一の名はなった。 ないののとのではなった。 ないた本発明の多とのではなった。 ないたで昇になるがでまるがでとができる。 のいかとのとのの出力を ができる。 のいかとのがでといた。 を見ばないができる。 のいかとのはないできるがでとができる。 のいかとのはないできる。 のいかとのはないできるがでとができる。 のいかとのはないできる。

また、本発明の多出力DC-DCコンバータにおいて、前記主スイッチ回路は、

前記インダクタの一端と前記入力直流電源の負極との間に接続される第1の主スイッチと、前記インダクタの他端と前記入力直流電源の正極との間に接続される第2の主スイッチとから構成され、

前記主スイッチ回路のオン状態は、前記第1の主スイッチと前記第2の主スイッチがともにオン状態であり、前記第1のオフ状態は、前記第1の主スイッチがオフ状態で前記第2の主スイッチがオン状態であり、前記第2のオフ状態は、前記第1の主スイッチがオン状態で前記第2の主スイッチがオフ状態であるよう制御される。

他の観点による本発明の多出力DC-DCコンバータ

は、

所定のスイッチング周期で動作し、前記スイッチング 周期内の所定のオン期間だけ、入力直流電源からの入力 電圧を少なくとも一つのインダクタへ印加する主スイッ チ回路と、

前記スイッチング周期内の前記所定のオン期間後に前記インダクタに発生するフライバック電圧を、前記入力直流電源に加えるよう整流平滑した昇圧出力電圧を得る単一もしくは複数の昇圧出力電圧形成手段と、

前記入力直流電源に対して負電位となるよう整流平滑した反転出力電圧を得る単一もしくは複数の反転出力電圧形成手段とを有し、

前記スイッチング周期が前記各出力電圧のいずれか一つを制御する期間に割り当てられ、該出力電圧を制御するとともに、選択された該出力電圧を制御するよう前記所定のオン期間を調整するよう構成された本発明の多出力DC一DCコンバータは、入力電圧と同極性で昇圧された電圧とができ、部品点数の削減と回路全体の小型化を達成することができる。

さらに他の観点による本発明の多出力DC-DCコンバータは、

入力 直流電源と、

前記入力直流電源の負極に一端が接続された第1の主スイッチと整流手段と平滑手段との直列回路を有する昇

圧用整流平滑回路と、

前記入力直流電源の正極に一端が接続された第2の主スイッチと整流手段と平滑手段との直列回路を有する反転用整流平滑回路と、

前記第1の主スイッチの他端と前記第2の主スイッチの他端との間に接続された少なくとも一つのインダクタと、を具備する。このように構成された本発明の多出力ひて一夕は、入力電圧と同極性で昇圧された電圧と極性の異なる電圧を複数出力することができる。

発明の新規な特徴は添付の請求の範囲に特に記載したものに他ならないが、構成及び内容の双方に関して本発明は、他の目的や特徴と合わせて図面と共に以下の詳細な説明を読むことにより、より良く理解され評価されるであろう。

# 図面の簡単な説明

図1は本発明に係る実施の形態1の多出力DC-DCコンバータの構成を示す回路図である。

図2は本発明に係る実施の形態1の多出力DC-DC

- コンバータにおける制御回路の詳細を示す回路図である。
  - 図3は本発明に係る実施の形態1の多出力DC-DC
- コンバータにおける制御回路の動作を示す波形図である。

図4は本発明に係る実施の形態2の多出力DC-DC

コンバータの構成を示す回路図である。

図5は本発明に係る実施の形態2の多出力DC-DC

コンバータにおける制御回路の詳細を示す回路図である。

図6は本発明に係る実施の形態2の多出力DC-DC

コンバータにおける制御回路の動作を示す波形図である。

図7は本発明に係る実施の形態3の多出力DС-DС

コンバータの構成を示す回路図である。

図8は本発明に係る実施の形態3の多出力DC-DC

コンバータにおける制御回路の詳細を

示す回路図である。

図 9-は本発明に係る実施の形態3の多出力DC-DC

コンバータにおける制御回路の動作を示す波形図である。

図10は本発明に係る実施の形態3の多出力DC-D

Cコンバータの他の構成を示す回路図である。

図11は本発明に係る実施の形態3の多出力DC-D

Cコンバータのさらに他の構成を示す回路図である。

図12は本発明に係る実施の形態3の多出力DC-D

Cコンバータのさらに他の構成を示す回路図である。

図13は従来の多出力DC-DCコンバータの構成を示す回路図である。

図14は従来の別の多出力DC-DCコンバータの構成を示す回路図である。

図面の一部又は全部は、図示を目的とした概要的表現により描かれており、必ずしもそこに示された要素の実際の相対的大きさや位置を忠実に描写しているとは限ら

ないことは考慮願いたい。

発明を実施するための最良の形態

以下、本発明に係る多出力DC-DCコンバータの好ましい実施の形態について添付の図面を参照しつつ説明する。

# 《実施の形態1》

図1は本発明に係る実施の形態1の多出力DC-DC コンバータの構成を示す回路図である。図1に示すよう に、本発明に係る実施の形態1の多出力DC-DCコン バータは入力直流電源1に接続され入力直流電圧Eiが 入力されている。実施の形態1の多出力DC-DCコン バータには、NチャネルMOSFETの第1の主スイッ チ 2 1 、 P チャネルMOSFETの第 2 の主スイッチ 2 2、インダクタ31、ダイオードの第1の整流手段51、 コンデンサの第1の平滑手段61、ダイオードの第2の 整流手段52、コンデンサの第2の平滑手段62、及び 第1の主スイッチ21と第2の主スイッチ22をそれぞ れ所定のオン期間とオフ期間で駆動する制御回路81か 設 けられている。 第 1 の 平 滑 手 段 6 1 の 両 端 に は 第 1 の 負荷71が接続され、昇圧出力電圧Vo1が第1の負荷 7 1 へ出力される。第2の平滑手段62の両端には第2 の負荷72が接続され、反転出力電圧Vo2が第2の負 荷72へ出力される。実施の形態1における入出力条件

は、Vo1>Ei>0>Vo2 である。第2の主スイッチ22がオン状態の時、第1の主スイッチ21とインダクタ31と第1の整流手段51と第1の平滑手段61が、昇圧コンバータとして動作する。一方、第1の主スイッチ21がオン状態の時は、第2の主スイッチ22とインダクタ31と第2の整流手段52と第2の平滑手段62が反転コンバータとして動作する。

図2は制御回路81の構成をより詳細に示した回路図 図2において、抵抗801と抵抗802は昇圧 出力電圧Vo1を検出し、抵抗803と抵抗804は反 転出力電圧Vo2を検出する。各検出電圧は、 器805及び誤差増幅器806によって基準電圧源80 7 の 基 準 電 圧 と そ れ ぞ れ 比 較 さ れ 、 昇 圧 出 力 用 誤 差 信 号 1と反転出力用誤差信号Ve2がそれぞれ出力され 抵抗801~804、誤差増幅器805、誤差増幅 器806及び基準電圧源807により、検出回路90が 構成されている。発振回路808は、所定の周期で電位 が増減する三角波電圧Vtと、三角波電圧Vtが増加し ている時に" H "となり、減少している時に" L" る信号Vt1を出力する。比較器809は昇圧出力用誤 差信号Ve1と三角波電圧Vtとを比較する。比較器8 1 0 は反転出力用誤差信号Ve2と三角波電圧Vtとを 比較する。各比較器809、810の出力信号は、 ぞれ A N D 回 路 8 1 1 及び 8 1 2 に よっ て 信 号 V t の論理積を示す信号V1及び信号V2として出力される。 ここで、信号V1は昇圧出力用パルス信号であり、信号 V2は反転出力用パルス信号である。比較器809、 10とAND回路811,812とによりPWM回路9 1が構成されている。分周回路であるTフリップフロッ プ813には信号Vt1が入力され、信号Vt2を出力 する。OR回路814には信号V1と信号Vt2が入力 され、駆動信号 V g 2 1 を出力する。駆動信号 V g 2 1 は N チャネル M O S F E T で あ る 第 1 の 主 ス イ ッ チ 2 1 を駆動し、"H"で第1の主スイッチ21をオン状態に する。NOR回路 8 1 5 は信号 V 2 と信号 V t 2 の 反転 信号が入力され、駆動信号Vg22を出力する。 号 V g 2 2 は P チャネル M O S F E T である第 2 の主ス イッチ 2 2 を駆動 し、"L"で第 2 の主スイッチ 2 2 を オン状態にする。実施の形態1において、駆動信号Vg 2 1 と駆動信号Vg22が主スイッチ駆動信号である。 OR回路814及びNOR回路815により論理回路9 2が構成されている。

図3は前述の各信号及びインダクタ31を流れる電流I31を示す波形図である。以下に、図1から図3を用いて、本発明に係る実施の形態1の多出力DC-DCコンバータの動作を説明する。

まず、図3の時刻は0において、三角波信号Vtが上昇を開始するとともに信号Vt1が"H"になり、信号Vt1が入力されたTフリップフロップ813の出力である信号Vt2は"L"となる。一方、三角波信号Vt

次に、時刻 t 3 において、三角波信号 V t が上昇を開始するとともに信号 V t 1 が再び"H"になり、Tフリップフロップ 8 1 3 の出力信号 V t 2 は"H"となる。このため、信号 V t 2 が入力された O R 回路 8 1 4 の出

カである駆動信号Vg21は"H"となる。即ち、第1の主スイッチ21はオン状態となる。また、三角波信号Vt2に誤差信号Ve2との比較結果と信号Vt2の論理なる。「H"となり、信号V2を入力されたNOR回路815の出力である駆動信号Vg2とは"L"となる。即ち、第2の主スイッチ22はオン状態となる。この時、インダクタ31には入力直流電圧Eiが印加され、磁気エネルギーが蓄えられていく。

時刻 t 6 において、三角波信号 V t が上昇に転じるとともに信号 V t 1 が再び"H"になり、信号 V t 2 は"L"となり、時刻 t 0 以降の動作を繰返す。

インダクタ31のインダクタンスをL、発振器808 の発振周期をT、第1の主スイッチ21及び第2の主スイッチ22がともにオン状態である時刻t0~t1をTon2、第1の負荷71への出力電流をIo1、第2の負荷72への出力電流をIo2とすると、次の式(1)及び(2)の関係が成り立つ。

 $V \circ 1 =$ 

E i + (E i · T o n 1)
$$^{2}$$
/(4 L · T · I o 1)

V o 2 =  $-(E i \cdot T o n 2)^{2} / (4 L \cdot T \cdot I o 2)$ 

以上のように、実施の形態1の多出カDC-DCコン

バータによれば、一つのインダクタ31を共有することによる少ない部品点数で、昇圧出力と反転出力を同時に 安定化することができるという効果が得られる。

# 《実施の形態2》

実施の形態 2 において、第 2 の昇圧出力電圧 V o 3 を制御するために、制御回路 8 2 にはその機能が追加されて、図 5 に示すような回路構成となっている。実施の形態 2 における入出力条件は、V o 1 > V o 3 > E i > 0 > V o 2 である。

図5は実施の形態2における制御回路82の構成をより詳細に示した回路図である。図5において、図2に示

した実施の形態1の構成と異なる点を以下に説明する。 図5に示すように実施の形態2の検出回路93には、 図2の検出回路90の構成の他に、第2の昇圧出力電圧 3 を検出する抵抗821と抵抗822、 及びその検 出電圧を基準電圧源807の基準電圧と比較する誤差増 2 3 が追加されている。実施の形態2のPWM回 図2のPWM回路91の構成の他に、 94には、 23の出力である昇圧出力用誤差信号Ve 幅器 8 三角波電圧Vtと比較する比較器824、 及び比較器8 24の出力信号と信号Vt1との論理積を示す信号V を出力するAND回路825が追加されている。 形態2の分周回路95には、信号Vt1が入力され信号 13の他に、 2 を出力するTフリップフロップ 8 2 が入力される第2のTフリップフロップ826 が追加されている。実施の形態2の論理回路96には、 図2の論理回路92の構成の他に、信号V1と信号Vt 2が入力されるNOR回路827と、信号V3と信号V 2 の 反 転 信 号 と 第 2 の T フリップ フ ロップ 8 2 3の反転信号とが入力されるNOR回路828が 追加されている。

また、実施の形態2においては、図2におけるOR回路814の代わりに、駆動信号Vg21を出力するNOR回路829が設けられており、このNOR回路829には、NOR回路827の出力とNOR回路828の出力が入力される構成である。また、実施の形態2におい

ては、図2のNOR回路8150の代わりに、駆動信号V g22を出力するNOR同路830が設けられて2ののNOR同路830には信号V2に信号V12ののR回路830には信号V2に6号V12ののには信号V12ののには信号V12を信号V13をにある。と65にのまたの形態2においてなるにのよりである。V12のである。V13の形態2にの形態2にのよりははあるAND回路831における。第41におけるの形態2におけるの形態2におけるの形態2におけるの形態2におけるの形態2におけるの形態2におけるの形態2におけるの形態2におけるの形態2におけるの形態2におけるの形態2により構成されている。

図6は前述の各信号及びインダクタ32を流れる電流 I32を示す波形図である。以下に、図4から図6を用いて、本発明に係る実施の形態2の多出力DC-DCコンバータの動作を説明する。

 H "となり、信号 V 1 が入力 された N O R 回路 8 2 7 の出力は"L"となる。他方、信号 V t 2 の反転信号が入力された N O R 回路 8 2 8 の出力も"L"となる。この結果、 N O R 回路 8 2 9 の出力 である 駆動信号 V g 2 1 は"H"となる。即ち、第1 の主スイッチ2 1 はオン状態となる。この時、インダクタ32には入力直流電圧 E i が印加され、磁気エネルギーが蓄えられていく。

時刻 t 1 において、信号 V 1 が " L " となると、信号 V t 2 は " L " であるため、 N O R 回路 8 2 7 の出力は " H " となる。このため、 N O R 回路 8 2 7 の出力が入力され

時刻 t 3 において、三角波信号Vtが上昇に転じると ともに信号Vt1が再び"H"になり、信号Vt2は" H"となり、信号Vt3は"L"となる。このため、信 号 V t 2 が入力された N O R 回路 8 2 7 の出力は"L" となり、信号Vt3の反転信号が入力されたNOR回路 8 2 8 の 出力 も " L " と なる。 従って 駆 動 信 号 V g 2 1 であるNOR回路829の出力は"H"となり、 主スイッチ21はオン状態となる。この時、三角波信号 Vtと誤差信号Ve3との比較結果と信号Vtとの論理 積を示す信号V2は"H"となり、信号V2が入力され たNOR回路830の出力も"H"となるので、 号 V g 2 2 は " L " である。即ち、第 2 の主スイッチ 2 2 はオン状態である。また、信号Vt2と信号Vt3の 論 理 積 で あ る 駆 動 信 号 V g 4 1 は " L " で あ る の で 、 補 助スイッチ41はオフ状態のままである。この時、イン ダクタ 3 2 には入力直流電圧 E i が印加され、磁気エネ ルギーが蓄えられていく。

時刻 t 4 において、比較器 8 1 0 が反転し、信号 V 2 が " L " となると、 N O R 回路 8 3 0 の 入力は全 で " L " となる。このため、 N O R 回路 8 3 0 の 出力である駅 3 0 の 出力である系列 明信号 V g 2 は " H " となる。 従って、第 2 の " H " と信号 V t 3 の " L " は変わらないので、 駆動信号 V g 2 1 の " H " 及び駆動信号 V g 4 1 の " L " も変わらない。第 1 の主スイッチ 2 1 はオン状態であり、補助スイッチ 4

1 はオフ状態である。この時、インダクタ32に蓄えら れた磁気エネルギーは、第2の整流手段52を介して第 2 の平滑手段 6 2 であるコンデンサを充電する電流とし て放出される。やがて時刻 t 5 において、このインダク タ32に流れる電流 I32はゼロとなる。図6に示すよ うに、時刻t6までの間に、三角波電圧Vtは上昇から 下降に転じ、その時同時に信号Vt1は"L"となる。 時刻 t 6 において、三角波信号V t が上昇に転じると ともに信号Vt 1 が再び" H" になり、信号Vt 2 は" L"となり、信号Vt3は"L"のままである。この時、 駆動信号Vg41は"L"であり、補助スイッチ41は オフ状態を維持する。一方、信号V1は"H"となり、 NOR回路827とNOR回路828の出力がともに" L"となるので、駆動信号Vg21は"H"となり、第 1 の主スイッチ21 はオン状態となる。信号Vt2の反 転信号が"H"となるので、この反転信号が入力された NOR回路830の出力は"L"となる。即ち、駆動信 号 V g 2 2 が " L " となるので、第 2 の主スイッチ 2 2 はオン状態となる。この時、インダクタ32には入力直 流電圧Eiが印加され、磁気エネルギーが蓄えられてい く。

時刻 t 7 において、信号 V 1 が " L " となると、 N O R 回路 8 2 7 の出力は " H " となる。 このため N O R 回路 8 2 7 からの信号が入力される N O R 回路 8 2 9 の出力、 即ち駆動信号 V g 2 1 は " L " となる。 この結果、

第1の主スイッチ21はオフ状態となる。一方、信号V 2 の " L " と、信号 V t 3 の " L " は変わらないので、 駆動信号Vg22の"L"及び駆動信号Vg41の"L "も変わらない。第2の主スイッチ22はオン状態であ り、補助スイッチ41はオフ状態である。この時、イン ダクタ32に蓄えられた磁気エネルギーは、補助スイッ チ41がオフ状態であるので、第1の整流手段51を介 して第1の平滑手段61であるコンデンサを充電する電 流として放出される。やがて時刻 t 8 において、インダ クタ32に流れる電流 I 32はゼロとなる。図6に示す ように、時刻 t 9 までの間に、三角波電圧 V t は上昇か ら下降に転じ、その時同時に信号Vt1は"L"となる。 時刻 t 9 において、三角波信号V t が上昇に転じると ともに信号Vt1が再び"H"になり、信号Vt2は" H"となり、信号Vt3も"H"となる。このため、信 号 V t 2 と信号 V t 3 の 論 理 積 で あ る 駆 動 信 号 V g 4 1 は " H "となり、補助スイッチ41はオン状態となる。 また、信号Vt3が入力されたNOR回路830の出力 は "L"であるので、駆動信号Vg22は "L"であり、 第2の主スイッチ22もオン状態のままである。一方、 三角波信号Vtと誤差信号Ve3との比較結果と信号V t との論理積を示す信号 V 3 は " H " となり、信号 V 3 が入力されたNOR回路828の出力も"L"となる。 この結果、駆動信号Vg21は"H"となる。即ち、第 1 の主スイッチ 2 1 はオン状態となる。この時、インダ

クタ32には入力直流電圧Eiが印加され、磁気エネルギーが蓄えられていく。

時刻 t 1 0 において、比較器 8 2 5 が 反転し、信号 V 1 3 が " L " とない " H " となる。 ための ための ための だし " とならのの 出力が " L " とならになる。 で 1 はなる。 で 1 はなるの " H " となっの が " B 2 0 0 " H " となっの が 年 2 0 0 " B 2 0 0 5 4 1 2 2 ま 磁の で 1 はである。 で 1 はで 1 はで 2 で 1 において、 2 の 電流はで 1 において 2 にからい 2 にからい 2 にからい 2 にからい 3 にからい 4 に

他方、三角波電圧 V t は上昇から下降に転じ、同時に信号 V t 1 は"L"となる。時刻 t 1 2 において、三角波信号 V t が上昇に転じるとともに信号 V t 1 が再び"H"になり、信号 V t 2 は"L"、信号 V t 3 は"H"となり、時刻 t 0 以降の動作を繰返す。

インダクタ 3 2 のインダクタンスをL、発振器 8 0 8 の発振周期をTとし、図 6 の期間 t 0 ~ t 1 及び期間 t 6 ~ t 7 のように、信号V 1 が "H"である期間に相当する第1の主スイッチ21及び第2の主スイッチ22の

 オン期間をTON12とし、期間 t3~ t4のように信号

 V2が"H"である期間に相当する第1の主スイッチ2

 1及び第2の主スイッチ22のオン期間をTON2とし、

 期間t9~t10のように補助スイッチ41がオン状態における第1の主スイッチ21及び第2の主スイッチ2

 2のオン期間をTON3とし、第1の負荷71への出力電流をION第2の出力電流をION第1の出力電流をIONの出力電流をIONの式の式(3)、(4)及び(5)の関係が成り立つ。

V o 1 =

E i + (E i · T o n 1) 
$$^{2}$$
 / (4 L · T · I o 1)

--- (3)

V o 2 =
$$-(E i \cdot T o n 2)^{2} / (8 L \cdot T \cdot I o 2)$$

$$--- (4)$$

V o 3 =

E i + (E i · T o n 3)
$$^{2}$$
/(8 L · T · I o 3)

--- (5)

誤差信号 V e 1 、 V e 2 及び V e 3 は、それぞれ第 1 の 昇圧出力電圧 V o 1 、 反転出力電圧 V o 2 及び第 2 の昇圧出力電圧 V o 3 を所望の電圧に安定化するように増

もよい。 いずれのコンバータに発振周波数の 2 / 4 を割り当てるかは、出力電力の大きいものにすればよく、制御回路を構成する論理回路によってその選択は任意に可能である。

《実施の形態3》

図7は本発明に係る実施の形態3の多出力DC-DC コンバータの構成を示す回路図である。実施の形態3に おいて、図4に示した前述の実施の形態2の多出力DС - D C コンバータの構成と同様のものについては同じ符 号を付与した。実施の形態3の多出力DC-DCコンバ ータにおいて、図4に示した実施の形態2の構成と異な るところは、負荷72に供給される反転出力電圧を第1 の反転出力電圧Vo2とすると、PチャネルMOSFE Tの第2の補助スイッチ42とダイオードの第4の整流 手段54の直列回路、及びコンデンサの第4の平滑手段 6 4 が設けられており、第2の反転出力電圧Vo4を第 4の負荷74へ出力する構成が追加されている点である。 また、この第2の反転出力電圧Vo4を制御するために、 制御回路83にはその機能が追加されており、 図 8 に示 すような構成となっている。実施の形態3における入出 カ条件は、 V o 1 > V o 3 > E i > 0 > V o 4 > V o 2 である。

図 8 は制御回路 8 3 の構成をより詳細に示した回路図である。図 8 において、図 5 に示した実施の 形態 2 の構成と異なる。図 5 に示した機 間の路 9 3 の構成の形態 3 の他に気部の 5 にいての 反 転 出力 電 圧 V o 4 を 検 出する 抵抗 8 4 1 と 抵抗 8 4 2 、 及 で 検 出電 圧 を 基 準 電 圧 源 8 0 7 の基 準 電 圧 と 比較する誤差増幅器 8 4 3 が追加されている。実施の形態 3 の P W M 回路 9 8 は、図 5 に示した P W M 回路 9

4 の構成の他に、誤差増幅器843の出力である誤差信 号 V e 4 を三角波電圧 V t と比較する比較器 8 4 4、 の比較器844の出力信号と信号Vt1との論理積を示 す信号V4を出力するAND回路845、信号Vt 信号Vt3が入力されるOR回路846、及び信号V4 と信号Vt2と信号Vt3が入力されるNOR回路84 とが追加されている。また、実施の形態3の論理回路 9は、図5に示した論理回路96におけるNOR回路 7 の代わりに、信号 V 1 と信号 V t 2 と信号 V t 3 の 反 転 信 号 が 入 力 さ れ 、 駆 動 信 号 V g 2 1 を N O R 回路 9 へ出力するNOR回路847が設けられている。 駆動信号Vg21を出力するNOR回路829は、NO R 回路 8 4 7 の出力とNOR 回路 8 2 8 の出力とが入力 される構成となっている。また、論理回路99において、 NOR回路830の出力がNOR回路848の出力とと もに O R 回路 8 4 9 に入力され、 O R 回路 8 4 9 は駆動 信号Vg22を出力するよう構成されている。実施の形 においては、OR回路846が設けられており、 のOR回路846は駆動信号Vg42を出力して、 の補助スイッチ42をオンオフ駆動する。実施の形態3 においては、論理回路99がNOR回路828~830, 8 4 8 、 A N D 回路 8 3 1 、 及び O R 回路 8 4 849とにより構成されている。

図9は前述の各信号及びインダクタ33を流れる電流 133を示す波形図である。以下に、図7から図9を用

いて、本発明に係る実施の形態3の多出力DC-DCコンバータの動作を説明する。

図 9 の時刻 t 0 において、三角波信号 V t 1 が L F F を 開始するとともに信号 V t 1 が " H"になり、出力でしたでしたでした。 1 3 の された T フリップ 8 1 3 の された T フリップ 8 1 3 か で カカ T で ある。 1 は " H"の は まま 補 り で まま 付 で ある イ は まま は で で ある イ は なり で ある イ は あ 信号 V で あり、 第 2 の ま スイッチ 2 2 は " H"と な に まい で あり、 第 2 の ま スイッチ 2 2 は ボ け じ まを 維 持 する。 # 2 の ま スイッチ 2 2 は ボ た 鉄 版 を 維 持 する。

"H"である信号V1が入力されたNOR回路847
の出力は"L"となる。一方、信号Vt2の反転信号が入力されたNOR回路847
入力されたNOR回路828の出力も"L"となる。この結果、NOR回路829の出力である駆動信号Vg21は"H"となる。即ち、第1の主スイッチ21はオン状態となる。この時、インダクタ33には入力直流電圧Eiが印加され、磁気エネルギーが蓄えられていく。

時刻 t 1 において、信号 V 1 が " L " となると、駆動信号 V g 2 1 は " L " となり、第 1 の主スイッチ 2 1 はオフ状態となる。一方、信号 V t 2 の " L " と、信号 V t 3 の " H" は維持されているので、駆動信号 V g 2 2 の " L" 及び駆動信号 V g 4 1 の " L" と駆動信号 V g

4 2 の " H " も維持される。この時、インダクタ 3 3 に蓄えられた磁気エネルギーは、補助スイッチ 4 1 がオフ状態であるので、第 1 の整流手段 5 1 を介して第 1 の平滑手段 6 1 であるコンデンサを充電する電流として放出される。やがて時刻 t 2 において、インダクタ 3 3 に流れる電流 I 3 3 はゼロとなる。図 9 に示すように、転割t 3 までの間に、三角波電圧 V t は上昇から下降に転じ、その時同時に信号 V t 1 は " L " となる。

時刻t3において、三角波信号Vtが上昇に転じると ともに信号Vt1が再び"H"になり、信号Vt2は" H"となり、信号Vt3は"L"となる。このため、N OR回路847の出力は"L"となり、NOR回路82 8 の出力も " L " となる。従って、 駆動信号 V g 2 1 は "H"となり、第1の主スイッチ21はオン状態となる。 一方、三角波信号V t と誤差信号V e 2 との比較結果と 信号Vt1との論理積を示す信号V2は"H"となり、 N O R 回路 8 3 0 の出力も"H"となる。この結果、O R 回路 8 4 9 から出力される駆動信号 V g 2 2 は "L" となる。即ち、この時、第2の主スイッチ22はオン状 態である。また、この時の駆動信号Vg41の"L"と 駆動信号Vg42の"H"は変わらず、補助スイッチ4 1 と第2の補助スイッチ42はオフ状態のままである。 この時、インダクタ33には入力直流電圧Eiが印加さ れ、磁気エネルギーが蓄えられていく。

時刻 t 4 において、比較器 8 1 0 が反転し、信号 V 2

が"L"となると、NOR回路830の入力は全て"L "となり、その出力である"H"が入力された〇R回路 8 4 9 の出力は"H"となる。この結果、駆動信号 V g 2 2 は " H " となり、第 2 の主スイッチ 2 2 はオフ 状態 となる。信号Vt2の"H"と信号Vt3の"L"は維 持されるので、 駆動信号 V g 2 1 の " H " 及び駆動信号 V g 4 1 の " L " と駆動信号 V g 4 2 の " H " も維持さ れる。この時、第1の主スイッチ21はオン状態であり、 補助スイッチ41及び第2の補助スイッチ42はオフ状 態である。この時、インダクタ33に蓄えられた磁気エ ネルギーは、第2の整流手段52を介して第2の平滑手 段62であるコンデンサを充電する電流として放出され る。やがて時刻t5において、インダクタ33に流れる 電流 I 3 3 はゼロとなる。図 9 に示すように、時刻 t 6 までの間に、三角波電圧Vtは上昇から下降に転じ、そ の時同時に信号Vt1は"L"となる。

時刻 t 6 において、三角波信号 V t が上昇に転じるとともに信号 V t 1 が再び"H"になり、信号 V t 2 は"L"となり、信号 V t 3 は"L"のままである。駆動信号 V g 4 1 は"L"で、補助スイッチ 4 1 はオフ 状態のままである。駆動信号 V g 4 2 は"L"となり、第2の補助スイッチ 4 2 はオン状態となる。

また、時刻 t 6 において、N O R 回路 8 4 7 と N O R 回路 8 2 8 の出力がともに"L"となるので、駆動信号 V g 2 1 は "H"であり、第 1 の主スイッチ 2 1 はオン 状態である。 NOR回路830からOR回路849への出力は"L"であり、信号V4が"H"であるのでNOR回路849への出力も"L"となる。 従って、OR回路849の出力信号は"L"となる。即ち、駆動信号Vg2が"L"となるので、第2の時、不少チ22はオン状態となる。この時、インダクタ33には入力直流電圧Eiが印加され、磁気エネルギーが蓄えられていく。

時刻 t 7 において、比較器 8 4 4 が反転し、信号 V 4 が"L"となると、NOR回路848の出力は"H"と なる。このため、OR回路849の出力である駆動回路 V g 2 2 は " H " となり、第 2 の主スイッチ 2 2 はオフ 状態となる。 一方、 信号 V t 2 の " L " と、 信号 V t 3 の"L" は維持されるので、駆動信号Vg21の"H" 及び駆動信号Vg41の"L"及び駆動信号Vg42の " L " も維持される。この時、第1の主スイッチ21は オン状態、補助スイッチ41はオフ状態、第2の補助ス イッチ42はオン状態である。この時、インダクタ33 に蓄えられた磁気エネルギーは、第2の補助スイッチ4 2 が オ ン 状 態 で あ る の で 、 第 4 の 整 流 手 段 5 4 を 介 し て 第4の平滑手段64であるコンデンサを充電する電流と して放出される。やがて時刻t8において、インダクタ 3 3 に流れる電流 I 3 3 はゼロとなる。図 9 に示すよう に、時刻 t 9 までの間に、三角波電圧 V t は上昇から下 降に転じ、その時同時に信号Vt1は"L"となる。

 インダクタ33のイングクタリ間は0~2020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020202020<td

出力電流をIo2とし、第3の負荷73への出力電流をIo3とし、及び第4の負荷74への出力電流をIo4とすると、次の式(6),(7),(8)及び(9)の関係が成り立つ。

V o 2 =
$$-(E_i \cdot T \circ n \cdot 2)^2 / (8 \cdot L \cdot T \cdot I \circ 2)$$

$$--- (7)$$

V o 3 =

E i + (E i · T o n 3)
$$^{2}$$
 / (8 L · T · I o 3)

- - - (8)

V o 4 =
$$-(E i \cdot T \circ n \cdot 4)^{2} / (8 L \cdot T \cdot I \circ 4)$$

$$--- (9)$$

誤 差 信 号 Ve 1 、 Ve 2 、 Ve 3 及 び Ve 4 は 、 第 1 の 昇 圧 出 力 電圧 V o 1 、 第 1 の 反 転 出 力 電 圧 V o 2 、 第 2 の 昇 圧 出 力 電 圧 V o 3 及 び 第 2 の 反 転 出 電 圧 V o 4 のそれ ぞ れ を 所 望 の 電 圧 に 安 定 化 す る よ う に 増 減 し て 、 第

1 の主スイッチ 2 1 及び第 2 の主スイッチ 2 2 のオン期間が調整される。即ち、インダクタ 3 3を共有する 2 つの昇圧コンバータと 2 つの反転コンバータは発振器 8 0 8 の発振周波数の 1 / 4 で時分割制御されることによって、各出力電圧がそれぞれ所望の電圧に安定化される。

以上のように、実施の形態3によれば、一つのインダクタ33を共有することによる少ない部品点数で、2つの昇圧出力と2つの反転出力を安定化することができるという優れた効果が得られる。

前述の実施の形態3において説明した制御方法を応用すれば、分周回路であるTフリップフロップをN段用いることにより、発振器808の発振周波数の2の(一

N)乗で時分割制御することができる。このように構成することにより、合わせて2のN乗個以下の複数の昇圧コンバータと複数の反転コンバータを制御できることが可能な多出力DC-DCコンバータを提供することができる。

以上、実施の形態において詳細に説明したところから明らかなように、本発明は次の効果を有する。

さらに本発明によれば、シリーズレギュレータやスイッチトキャパシタを必要としないので、スイッチングコンバータ本来の高効率な特長が得られるという優れた効果を有する。

発明をある程度の詳細さをもって好適な形態について説明したが、この好適形態の現開示内容は構成の細部において変化してしかるべきものであり、各要素の組合せや順序の変化は請求された発明の範囲及び思想を逸脱することなく実現し得るものである。

## 産業上の利用可能性

本発明の多出力DC-DCコンバータは、複数の電源電圧を必要とする各種電子機器、例えば携帯機器に搭載される電子部品の駆動用電源として用いられ、汎用性の高い発明である。

#### 請 求 の 範 囲

1. 1つのインダクタと、

入力電圧を出力する入力直流電源と、

オン状態と第1のオフ状態と第2のオフ状態とを有し、 前記オン状態の時に前記インダクタに前記入力電圧を印 加する主スイッチ回路と、

前記インダクタの一端に接続されて、前記第1のオフ状態の時に前記インダクタに発生する電圧を整流平滑し、前記入力電圧を昇圧した昇圧出力電圧を出力する昇圧用整流平滑回路と、

前記インダクタの他端に接続されて、前記第2のオフ状態の時に前記インダクタに発生する電圧を整流平滑し、前記入力電圧を反転昇降圧した反転出力電圧を出力する反転用整流平滑回路と、

を具備する多出カDC-DCコンバータ。

2. 前記主スイッチ回路は、

前記インダクタの一端と前記入力直流電源の負極との間に接続される第1の主スイッチと、前記インダクタの他端と前記入力直流電源の正極との間に接続される第2の主スイッチとから構成され、

前記主スイッチ回路のオン状態は、前記第1の主スイッチと前記第2の主スイッチがともにオン状態であり、前記第1のオフ状態は、前記第1の主スイッチがオフ状

態で前記第2の主スイッチがオン状態であり、前記第2のオフ状態は、前記第1の主スイッチがオン状態で前記第2の主スイッチがオフ状態である請求項1記載の多出カDC-DCコンバータ。

3. 前記第1の主スイッチと前記第2の主スイッチをれだれ所定のオン期間とオフ期間で駆動するとともに、前記第1の主スイッチのオンオフ期間比を前記昇圧出力電圧が所望値となるよう制御し、前記第2の主スイッチのオンオフ期間比を前記反転出力電圧が所望値となるよう制御する制御回路を有する請求項2記載の多出力DC

### 4. 前記制御回路は、

前記昇圧出力電圧を検出して前記昇圧出力電圧に応じた昇圧出力用誤差信号と、前記反転出力電圧を検出して前記反転出力電圧に応じた反転出力用誤差信号とを出力する検出回路と、

所 定 の ス イ ッ チ ン グ 周 波 数 を 有 す る 三 角 波 電 圧 を 出 力 す る 発 振 回 路 と 、

前記スイッチング周波数を分周し、第1の状態と第2の状態とを示す信号を出力する分周回路と、

前記三角波電圧と昇圧出力用誤差信号と反転出力用誤差信号とが入力され、前記昇圧出力電圧に応じたパルス幅を有する昇圧出力用パルス信号と、前記反転出力電圧

に応じたパルス幅を有する反転出力用パルス信号とを出力するPWM回路と、

を有する請求項3記載の多出力DC-DCコンバータ。

- 5. 前記昇圧用整流平滑回路が複数具備されており、前記第1のオフ状態の時に前記複数の昇圧用整流平滑回路のいずれか1つを選択する昇圧出力用補助スイッチ回路を有する請求項2記載の多出力DC-DCコンバータ。
- 6. 前記昇圧出力用補助スイッチ回路は、第1から第n (nは自然数)の昇圧出力用補助スイッチにより構成され、

前記複数の昇圧用整流平滑回路は、第1の昇圧出力用整流手段と第1の昇圧出力用平滑手段との直列回路からなって第1の昇圧出力電圧を出力する第1の昇圧用整流平滑回路と、前記第k(k=1~n)の昇圧出力用補助ス

イッチと第(k+1)の昇圧出力用整流手段と第(k+1)の昇圧出力用平滑手段との直列回路からなって第(k+1)の昇圧出力電圧を出力する第(k+1)の昇圧用整流平滑回路とにより構成されており、

#### 7. 前記制御回路は、

前記(n+1)個の昇圧出力電圧を検出して前記(n+1)個の昇圧出力電圧に応じた(n+1)個の昇圧出力用誤差信号と、前記反転出力電圧を検出し、前記反転出力電圧に応じた反転出力用誤差信号とを出力する検出回路と、

.請求項 5 記載の多出カDC-DCコンバータ。

所定のスイッチング周波数を有する三角波電圧を出力 する発振回路と、

前記スイッチング周波数を分周して、前記(n+1)個の昇圧出力電圧と前記反転出力電圧の内いずれか一つを選択する信号を出力する分周回路と、

前記三角波電圧と(n+1)個の昇圧出力用誤差信号と反転出力用誤差信号とが入力され、前記(n+1)個の昇圧出力電圧に応じたパルス幅を有する(n+1)個の昇圧出力用パルス信号と、前記反転出力電圧に応じたパルス幅を有する反転出力用パルス信号とを出力するPWM回路と、

 記反転出力電圧を選択している場合は、前記反転出力用パルス信号で設定された期間だけ前記主スイッチ回路のオン状態とした後に、前記第2のオフ状態とするよう主スイッチ回路を駆動する主スイッチ駆動信号と昇圧出力用補助スイッチ駆動信号とを出力する論理回路と、

を有する請求項6記載の多出力DC-DCコンバータ。

- 8. 前記反転用整流平滑回路が複数具備されており、前記第2のオフ状態の時に前記複数の反転用整流平滑回路のいずれか1つを選択している反転出力用補助スイッチ回路を有する請求項2記載の多出力DC-DCコンバータ。
- 9. 前記反転出力用補助スイッチ回路は、第1から第m (mは自然数)の反転出力用補助スイッチにより構成され、

前記複数の反転用整流平滑回路は、第1の反転出力用整流手段と第1の反転出力用平滑手段との直列回路からなって第1の反転出力電圧を出力する第1の反転用整流平滑回路と、前記第;(j=1~m)の反転出力用補助スイッチと第(j+1)の反転出力用整流手段と第(j+1)の反転出力用率沿手段との直列回路からなって第(j+1)の反転出力電圧を出力する第(j+1)の反転用整流平滑回路とにより構成されており、

前記第2の主スイッチがオン状態となるよう設けられ

10. 前記昇圧用整流平滑回路が複数具備されており、前記第1のオフ状態の時に前記複数の昇圧用整流平滑回路のいずれか1つを選択している昇圧出力用補助スイッチ回路と、

前記反転用整流平滑回路が複数具備されており、前記第2のオフ状態の時に前記複数の反転用整流平滑回路のいずれか1つを選択している反転出力用補助スイッチ回路を有する請求項2記載の多出力DC-DCコンバータ。

11. 前記昇圧出力用補助スイッチ回路は、第1から

第 n (nは自然数)の昇圧出力用補助スイッチにより構成され、

前記複数の昇圧用整流平滑回路は、第1の昇圧出力用整流手段と第1の昇圧出力用平滑手段との直列回路からなって第1の昇圧出力電圧を出力する第1の昇圧用整流平滑回路と、前記第k(k=1~n)の昇圧出力用補助スイッチと第(k+1)の昇圧出力用整流手段と第(k+1)の昇圧出力の直列回路からなって第(k+1)の昇圧出力電圧を出力する第(k+1)の昇圧用整流平滑回路とにより構成され、

前記反転出力用補助スイッチ回路は、第1から第m (mは自然数)の反転出力用補助スイッチにより構成され、

前記複数の反転用整流平滑回路は、第1の反転出力用整流手段と第1の反転出力用平滑手段との直列回路からなって第1の反転出力電圧を出力する第1の反転用整流平滑回路と、前記第j(j=1~m)の反転出力用補助スイッチと第(j+1)の反転出力用整流手段と第(j+1)の反転出力開整流で第(j+1)の反転出力電圧を出力する第(j+1)の反転用整流平滑回路とにより構成されており、

前記第2の主スイッチがオン状態且つ前記第1から第nの全ての昇圧出力用補助スイッチがオフ状態となるよう設けられた期間内に前記第1の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記第

請求項10記載の多出力DC-DCコンバータ。

#### 12. 前記制御回路は、

前記(n+1)個の昇圧出力電圧を検出して前記(n+1)個の昇圧出力電圧に応じた(n+1)個の昇圧出力用誤差信号と、前記(m+1)個の反転出力電圧を検出し、前記(m+1)個の反転出力電圧に応じた(m+1)個の反転出力用誤差信号とを出力する検出回路と、所定のスイッチング周波数を有する三角波電圧を出力する発振回路と、

前記スイッチング周波数を分周して、前記(n+1)個の昇圧出力電圧と前記(m+1)個の反転出力電圧の内いずれか一つを選択する信号を出力する分周回路と、

前記三角波電圧と前記(n+1)個の昇圧出力用誤差信号と前記(m+1)個の反転出力用誤差信号とが入力され、前記(n+1)個の昇圧出力電圧に応じたパルス幅を有する(n+1)個の昇圧出力用パルス信号と、前記(m+1)個の反転出力電圧に応じたパルス幅を有する(m+1)個の反転出力用パルス信号とを出力するPWM回路と、

を有する請求項11記載の多出力DC-DCコンバータ。

13. 所定のスイッチング周期で動作し、前記スイッチング周期内の所定のオン期間だけ、入力直流電源からの入力電圧を少なくとも一つのインダクタへ印加する主スイッチ回路と、

前記スイッチング周期内の前記所定のオン期間後に前記インダクタに発生するフライバック電圧を、前記入力直流電源に加えるよう整流平滑した昇圧出力電圧を得る単一もしくは複数の昇圧出力電圧形成手段と、

前記入力直流電源に対して負電位となるよう整流平滑

した反転出力電圧を得る単一もしくは複数の反転出力電圧形成手段とを有し、

前記スイッチング周期が前記各出力電圧のいずれか一つを制御する期間に割り当てられ、該出力電圧を得る手段を選択するとともに、選択された該出力電圧を制御するよう前記所定のオン期間を調整するよう構成されたことを特徴とする多出力DC-DCコンバータ。

### 14. 入力直流電源と、

前記入力直流電源の負極に一端が接続された第1の主スイッチと整流手段と平滑手段との直列回路を有する昇圧用整流平滑回路と、

前記入力直流電源の正極に一端が接続された第2の主スイッチと整流手段と平滑手段との直列回路を有する反転用整流平滑回路と、

前記第1の主スイッチの他端と前記第2の主スイッチの他端との間に接続された少なくとも一つのインダクタと、

を具備することを特徴とする多出力DC-DCコンバータ。

15. 前記第1の主スイッチと前記第2の主スイッチをそれぞれ所定のオン期間とオフ期間で駆動するとともに、前記第1の主スイッチのオンオフ期間比を前記昇圧用整流平滑回路から出力される昇圧出力電圧が所望の値

となるよう制御し、前記第2の主スイッチのオンオフ期間比を前記反転用整流平滑回路から出力される反転出力電圧が所望の値となるよう制御する制御回路を有する請求項14記載の多出力DC-DCコンバータ。

### 16. 前記制御回路は、

前記昇圧出力電圧を検出して前記昇圧出力電圧に応じた昇圧出力用誤差信号と、前記反転出力電圧を検出して前記反転出力電圧を検出して前記反転出力電圧に応じた反転出力用誤差信号を出力する検出回路と、

所定のスイッチング周波数を有する三角波電圧を出力 する発振回路と、

前記スイッチング周波数を分周し、第1の状態と第2の状態とを示す信号を出力する分周回路と、

前記三角波電圧と昇圧出力用誤差信号と反転出力用誤差信号を入力とが入力され、前記昇圧出力電圧に応じたパルス幅を有する昇圧出力用パルス信号と、前記反転出力電圧に応じたパルス幅を有する反転出力用パルス信号とを出力するPWM回路と、

前記分周回路の出力と前記昇圧出力用パルス信号と前記反転出力用パルス信号とが入力され、前記分周回路の出力が第1の状態の場合は、前記昇圧出力用パルス信号で設定された期間だけ前記第1の主スイッチをともにオン状態とした後、前記第2の出力が第

2 の状態の場合は、前記反転出力用パルス信号で設定された期間だけ前記第1の主スイッチと前記第2の主スイッチをともにオン状態とした後、前記第1の主スイッチのみをオフ状態とするよう主スイッチ駆動信号を出力する論理回路と、

を有する請求項15記載の多出力DC-DCコンバータ。

17. 前記昇圧用整流平滑回路が複数具備されており、前記第1の主スイッチのオフ状態の時に、前記複数の昇圧用整流平滑回路のいずれか1つを選択する昇圧出力用補助スイッチ回路を有する請求項14記載の多出力DC

18. 前記昇圧出力用補助スイッチ回路は、第1から 第n(nは自然数)の昇圧出力用補助スイッチにより構 成され、

前記複数の昇圧用整流平滑回路は、第1の昇圧出力用整流手段と第1の昇圧出力用平滑手段との直列回路からなって第1の昇圧出力電圧を出力する第1の昇圧用整流平滑回路と、前記第k(k=1~n)の昇圧出力用補助スイッチと第(k+1)の昇圧出力用整流手段と第(k+1)の昇圧出力用整流手段と第(k+1)の昇圧出力する第(k+1)の昇圧用整流平滑回路とにより構成されており、

### 19. 前記制御回路は、

前記(n+1)個の昇圧出力電圧を検出して前記(n+1)個の昇圧出力電圧に応じた(n+1)個の昇圧出力用誤差信号と、前記反転出力電圧を検出し、前記反転出力電圧に応じた反転出力用誤差信号とを出力する検出回路と、

所定のスイッチング周波数を有する三角波電圧を出力する発振回路と、

前記スイッチング周波数を分周して、前記(n+1) 個の昇圧出力電圧と前記反転出力電圧の内いずれか一つ を選択する信号を出力する分周回路と、

前記三角波電圧と(n+1)個の昇圧出力用誤差信号と反転出力用誤差信号とが入力され、前記(n+1)個の昇圧出力電圧に応じたパルス幅を有する(n+1)個の昇圧出力用パルス信号と、前記反転出力電圧に応じたパルス幅を有する反転出力用パルス信号とを出力するPWM回路と、

前記分周回路の出力と前記(n+1)個の昇圧出力用 パルス信号と前記反転出力用パルス信号とが入力され、 前記分周回路の出力が第1の昇圧出力電圧を選択してい る場合は、前記昇圧出力用補助スイッチ回路をすべてオ フ状態にするとともに、前記第1の昇圧出力用パルス信 号で設定された期間だけ前記第1の主スイッチと第2の 主スイッチをともにオン状態とした後に、前記第1の主 スイッチをオフ状態とし、前記分周回路の出力が第( k + 1) ( k は n 以 下 の 自 然 数 ) の 昇 圧 出 力 電 圧 を 選 択 し ている場合は、前記第(k+1)の昇圧出力用補助スイ ッチのみをオン状態にするとともに、前記第(k+1) の昇圧出力用パルス信号で設定された期間だけ前記第1 の主スイッチと第2の主スイッチをともにオン状態とし た後に、前記第1の主スイッチをオフ状態とし、 周回路の出力が前記反転出力電圧を選択している場合は、 前記反転出力用パルス信号で設定された期間だけ前記第 1 の主スイッチと第 2 の主スイッチをともにオン状態と した後に、前記第2の主スイッチをオフ状態とするよう

駆動する主スイッチ駆動信号と昇圧出力用補助スイッチ駆動信号とを出力する論理回路と、

を有する請求項18記載の多出力DC-DCコンバータ。

20. 前記反転用整流平滑回路が複数具備されており、前記第2の主スイッチのオフ状態の時に、前記複数の反転用整流平滑回路のいずれか1つを選択している反転出力用補助スイッチ回路を有する請求項14記載の多出力DC-DCコンバータ。

2 1. 前記反転出力用補助スイッチ回路は、第1から 第 m (mは自然数)の反転出力用補助スイッチにより構 成され、

前記複数の反転用整流平滑回路は、第1の反転出力用整流手段と第1の反転出力用平滑手段との直列回路からなって第1の反転出力電圧を出力する第1の反転用整流平滑回路と、前記第j(j=1~m)の反転出力用補助スイッチと第(j+1)の反転出力用整流手段と第(j+1)の反転出力用整流手段との直列回路からなって第(j+1)の反転出力する第(j+1)の反転用整流平滑回路とにより構成されており、

前記第2の主スイッチがオン状態となるよう設けられた期間内に前記第1の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記昇圧出力電圧

22. 前記昇圧用整流平滑回路が複数具備されており、前記第1の主スイッチのオフ状態の時に前記複数の昇圧用整流平滑回路のいずれか1つを選択している昇圧出力用補助スイッチ回路と、

前記反転用整流平滑回路が複数具備されており、前記第2主スイッチのオフ状態の時に前記複数の反転用整流平滑回路のいずれか1つを選択している反転出力用補助スイッチ回路を有する請求項14記載の多出力DC-

23. 前記昇圧出力用補助スイッチ回路は、第1から 第n(nは自然数)の昇圧出力用補助スイッチにより構 成され、 前記複数の昇圧用整流平滑回路は、第1の昇圧出力用整流手段と第1の昇圧出力用平滑手段との直列回路からなって第1の昇圧出力電圧を出力する第1の昇圧用整流平滑回路と、前記第k(k=1~n)の昇圧出力用補助スイッチと第(k+1)の昇圧出力用整流手段と第(k+1)の昇圧出力用で出力の直列回路からなって第(k+1)の昇圧出力する第(k+1)の昇圧用整流平滑回路とにより構成され、

前記反転出力用補助スイッチ回路は、第1から第m (mは自然数)の反転出力用補助スイッチにより構成され、

前記複数の反転用整流平滑回路は、第1の反転出力用整流手段と第1の反転出力用平滑手段との直列回路からなって第1の反転出力電圧を出力する第1の反転用整流平滑回路と、前記第〕(j=1~m)の反転出力用補助スイッチと第(j+1)の反転出力用整流手段と第(j+1)の反転出力用で多路の直列回路からなって第(j+1)の反転出力する第(j+1)の反転用整流平滑回路とにより構成されており、

前記第2の主スイッチがオン状態且つ前記第1から第nの全ての昇圧出力用補助スイッチがオフ状態となるようりでいる。これに前記第1の主スイッチが少ならとも1回はオンオフ動作し、そのオンオフ期間比を前記第1の昇圧出力電圧が所望の値となるよう制御し、前記第2の主スイッチがオン状態且つ前記第kの昇圧出力用補

請求項22記載の多出力DC-DCコンバータ。

#### 24. 前記制御回路は、

前記(n+1)個の昇圧出力電圧を検出して前記(n+1)個の昇圧出力電圧に応じた(n+1)個の昇圧出力用誤差信号と、前記(m+1)個の反転出力電圧を検出した(m+1)個の反転出力電圧に応じた(m+1)個の反転出力用誤差信号とを出力する検出回路と、 所定のスイッチング周波数を有する三角波電圧を出力する発振回路と、

前記スイッチング周波数を分周して、前記(n+1)個の昇圧出力電圧と前記(m+1)個の反転出力電圧の

内いずれか一つを選択する信号を出力する分周回路と、前記三角波電圧と前記(n+1)個の昇圧出力用誤差信号とが入力され、前記(n+1)個の昇圧出力電圧に応じたパルス幅を有する(n+1)個の昇圧出力用パルス信号と、前記(m+1)個の反転出力用パルス信号とを出力するPWM回路と、

前記分周回路の出力と前記(n+1)個の昇圧出力用 パルス信号と前記(m+1)個の反転出カ用パルス信号 とが入力され、前記分周回路の出力が第1の昇圧出力電 圧を選択している場合は、前記昇圧出力用補助スイッチ 回路をすべてオフ状態にするとともに、前記第1の昇圧 出力用パルス信号で設定された期間だけ前記第1の主ス イッチと前記第2の主スイッチをともにオン状態とした 後に、前記第1の主スイッチをオフ状態とし、前記分周 回路の出力が第(k+1)(kはn以下の自然数)の昇 圧出力電圧を選択している場合は、前記第(k+1)の 昇圧出力用補助スイッチ回路のみをオン状態にするとと 前記第(k+1)の昇圧出力用パルス信号で設定 された期間だけ前記第1の主スイッチと前記第2の主ス イッチをともにオン状態とした後に、前記第1の主スイ ッチをオフ状態とし、前記分周回路の出力が前記第1の 反転出力電圧を選択している場合は、前記反転出力用補 助スイッチ回路をすべてオフ状態にするとともに、前記 を有する請求項23記載の多出力DC-DCコンバータ。

#### 補正書の請求の範囲

補正書の請求の範囲 [2003年1月23日 (23.01.03) 国際事務局受理: 出願当初の請求の範囲13は補正された;他の請求の範囲は変更なし。(3頁)]

を有する請求項11記載の多出力DC-DCコンバータ。

13. (補正後) 所定のスイッチング周期で動作し、前記スイッチング周期内の所定のオン期間だけ、入力直流電源からの入力電圧を一つのインダクタへ印加する主スイッチ回路と、

前記スイッチング周期内の前記所定のオン期間後に前記インダクタに発生するフライバック電圧を、前記入力直流電源に加えるよう整流平滑して昇圧出力電圧を得る単一もしくは複数の昇圧出力電圧形成手段と、

前記スイッチング周期内の前記所定のオン期間後に前

記インダクタに発生するフライバック電圧を、前記入力直流電源に対して負電位となるよう整流平滑して反転出力電圧を得る単一もしくは複数の反転出力電圧形成手段とを有し、

前記スイッチング周期が前記各出力電圧のいずれかーつを制御する期間に割り当てられ、該出力電圧を得る手段を選択するとともに、選択された該出力電圧を制御するよう前記所定のオン期間を調整するよう構成されたことを特徴とする多出力DC-DCコンバータ。

14. 入力直流電源と、

前記入力直流電源の負極に一端が接続された第1の主スイッチと整流手段と平滑手段との直列回路を有する昇圧用整流平滑回路と、

前記入力直流電源の正極に一端が接続された第2の主スイッチと整流手段と平滑手段との直列回路を有する反転用整流平滑回路と、

前記第1の主スイッチの他端と前記第2の主スイッチの他端との間に接続された少なくとも一つのインダクタ

を具備することを特徴とする多出力DC-DCコンバータ。

15. 前記第1の主スイッチと前記第2の主スイッチをそれぞれ所定のオン期間とオフ期間で駆動するととも

に、前記第1の主スイッチのオンオフ期間比を前記昇圧用整流平滑回路から出力される昇圧出力電圧が所望の値


# 条約第19条(1)に基づく説明書

引用例のUSS5896284の図117及びJP9-56150の図1に開示された回路図は「降圧コンバータ」であり、本発明の請求の範囲第13項に記載の「昇圧出力電圧形成手段」と構成が異なります。引用例のUSS5896284の図11に開示されている"auxiliary power supply circuit 84"及びJP9-56150の図1に開示されている「補助電源回路34」は、本発明の「反転出力電圧形成手段」のようにインダクタのフライバック電圧を整流平滑するのではなく、"DC power supply 54"及び「直流電力源4」の電圧を整流平滑しています。引用例のUSS5896284の図12に開示されている"auxiliary power supply circuit 84"及びJP9-56150の図2に開示されている「補助電源回路34」は、本発明の「反転出力電圧形成手段」のように


インダクタのフライバック電圧を整流平滑するのではなく、"DC power supply 54"及び「直流電力源4」にインダクタのフライバック電圧を加算した電圧を出力しています。この出力電圧は正電圧出力回路の出力電圧にほぼ等しい負の電圧("a negative voltage substancially equal to an output voltage) であります。


引用例のJP1 0 - 2 6 2 3 6 6 に開示された回路図には「コイルL1」と「コイルL2」の2つのインダクタを用いており、本発明の請求の範囲第13項に記載の「一つのインダクタ」と異なっています。

PCT/JP02/09064



WO 03/026116 PCT/JP02/09064







WO 03/026116 PCT/JP02/09064


図4

3/12





PCT/JP02/09064








6/12




















図14



#### INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP02/09064

		<u></u>				
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl <sup>7</sup> H02M3/28						
According to International Patent Classification (IPC) or to both national classification and IPC						
B. FIELDS SEARCHED						
Minimum documentation searched (classification system followed by classification symbols) Int.Cl <sup>7</sup> H02M3/28						
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2002 Kokai Jitsuyo Shinan Koho 1971-2002 Toroku Jitsuyo Shinan Koho 1994-2002						
Electronic da	ata base consulted during the international search (name	of data base and, where practicable, sear	ch terms used)			
C. DOCUMENTS CONSIDERED TO BE RELEVANT						
Category*	Citation of document, with indication, where app		Relevant to claim No.			
A X	US 5896284 A1 (Nippon Steel OMfg. Co., Ltd.), 20 April, 1999 (20.04.99), Figs. 11, 12 & JP 9-56150 A Figs. 1, 2	Corp., Yutaka Electric	1-12,14-24 13			
A X	JP 10-262366 A (Seiko Epson Corp.), 29 September, 1998 (29.09.98), Figs. 1, 2 (Family: none)		1-12,14-24 13			
	·		•			
	•					
Further documents are listed in the continuation of Box C. See patent family annex.						
Special categories of cited documents:     document defining the general state of the art which is not considered to be of particular relevance     earlier document but published on or after the international filing date		"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive				
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other		step when the document is taken alone  "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such				
means "P" docum		combination being obvious to a perso  "&" document member of the same patent	n skilled in the art			
Date of the	actual completion of the international search December, 2002 (05.12.02)	Date of mailing of the international sear 24 December, 2002	rch report (24.12.02)			
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer				
Facsimile No.		Telephone No.				

Form PCT/ISA/210 (second sheet) (July 1998)

A. 発明の属する分野の分類(国際特許分類(IPC))				
	Int. Cl <sup>7</sup> H02M 3/28			
	った分野			
調査を行った策	小限資料(国際特許分類(IPC))		·	
I	nt. Cl' H02M 3/28		÷	
		•		
最小限資料以外の資料で調査を行った分野に含まれるもの				
	图用新案公報 1922-1996年			
	以開実用新案公報 1971-2002年			
	用新案登録公報 1996-2002年			
日本国登録実用新案公報 1994-2002年				
国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)				
			,	
C. 関連する	5と認められる文献		関連する	
り用又歌の カテゴリー*	引用文献名 及び一部の箇所が関連すると	きは、その関連する箇所の表示	請求の範囲の番号	
A	US 5896284 A1 (Nippor	n Steel Corporation; Yutaka	1-12, 1	
1	Electric Mfg. Co., Ltd.) 199	9 04 20 FIG. 1	4 - 24	
x	1, 12&JP 9-56150 A		1 3	
_ ^		, AI, 2		
_	JP 10-262366 A (セイ	ファイン株式会社) 1	1-12,1	
A	$\begin{array}{cccccccccccccccccccccccccccccccccccc$	- ニリーカル	4-24	
	998.09.29,図1、2(ファ	イミリーなし)		
X		•	1 3	
		·		
			,	
			164 ÷ ÷> 077	
□ C 欄の続きにも文献が列挙されている。 □ パテントファミリーに関する別紙を参照。				
* 引用文献のカテゴリー の日の後に公表された文献				
「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出願日又は優先日後に公表された文献であって				
もの 出願と矛盾するものではなく、発明の原理又は理論				
「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの				
以後に公表されたもの 「X」特に関連のある文献であって、当該文献のみで発明				
「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの 日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以				
日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以 文献 (理由を付す) 上の文献との、当業者にとって自明である組合せに				
「O」口頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの				
「O」 口頭による開示、使用、展示等に言及りる文献				
国際調査を完了した日 国際調査報告の発送日 24.12.02				
05.12.02				
国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 3 V 906				
	国特許庁(ISA/JP)	西村泰英	B) 3 1 1 3 0 0 3	
郵便番号100-8915   単一   単一   単一   単一   単一   単一   単一   単				
東京都千代田区霞が関三丁目4番3号 電話番号 03-3581-1101 内線 3356				